|
La prochaine génération de puces à double cur s'est illustrée
ce week-end lors de l'International Solid-State Circuits Conference,
un rendez-vous annuel réunissant les principaux constructeurs
de micro-processeurs du marché. A cette occasion, Intel et IBM
ont dévoilé quelques informations sur leurs futures puces
respectivement dénommées Montecito et Cell.
Plus qu'un processeur à deux curs, le Cell représente avant
tout une nouvelle architecture. Elle introduit le concept
de grille à l'intérieur du poste client et démultiplie ainsi
sa capacité de calcul. Ainsi d'après le spécialiste Tom Halfhill,
à chaque puce d'un processeur Cell correspond une myriade
de logiciels, appelés cellules, recherchant dans le système
les différentes ressources matérielles nécessaires pour exécuter
un programme. Ces cellules sont capables d'appeler à distance
un autre terminal Cell et d'exploiter ses ressources à travers
un réseau local ou mondial.
Pour
cela, les cellules créent temporairement une file d'attente
de tâches à réaliser qu'ils peuvent ensuite reconfigurer dynamiquement.
Sur une cellule logicielle, il est possible d'encapsuler différentes
tâches ou plusieurs tâches d'un même processus et ce, indépendamment
du terminal. Ainsi, un serveur équipé d'une puce Cell pourrait
théoriquement communiquer avec un PDA et s'attribuer une partie
de ses ressources inexploitées et inversement. Toutefois,
l'exécution de processus à distance peut être bloqué si l'utilisateur
désire garder l'ensemble de ses ressources disponibles.
Au niveau sécurité, IBM a introduit un nouveau concept d'accès
à la mémoire centrale qui se distingue par l'emploi de trois
tables intermédiaires conditionnant l'utilisation de la mémoire
à une authentification préalable. Pour des questions d'optimisation
du temps d'accès, ce procédé de sécurité pourra être en partie
accéléré via des clés spécifiques. Ce processeur qui équipera
la prochaine génération de console de salon chez Sony prévue
pour 2006, ne se limitera pas à une utilisation ludique puisque
ses créateurs (IBM, Toshiba et Sony) travaillent déjà
au développement de station de travail équipées en processeur
Cell.
| La
version actuelle du Cell compte neuf coeurs distincts
par puce |
Techniquement, la première version du Cell fonctionne
autour des 4 Ghz, inclut neuf coeurs distincts dont un coeur
maître construit sur une architecture PowerPC 64 bits
et huit coeurs esclaves. Il supporte 2,5 Mo de mémoire
cache cadencée à une fréquence de 100
Go/s. Prévu pour fonctionner sur tout type de système
d'exploitation, le Cell comprend 234 millions de transistors
gravés en 90 nanomètres. Sa production devrait
lentement migrer vers une gravure en 65 nanomètres
à partir de 2006.
Chez Intel, le Montecito, successeur de l'Itanium 2, intègrera
1,7 milliard de transistors soit deux fois plus que dans les
dernières versions de l'Itanium. Sa fréquence atteindra 2
Ghz, contre 1,6 Ghz actuellement sans augmentation de la consommation
électrique. Au contraire, pour le Montecito, Intel annonce
une dépense d'énergie de près de 100 watts par
puce quand l'Itanium 2 utilise 130 watts en moyenne. Ce nouveau
processeur sera gravé en 90 nanomètre et commercialisé au
milieu de l'année 2005.
Avant l'apparition du Montecito, Intel annonce la sortie
dès le deuxième trimestre 2005 la mise en vente
du premier poste client double coeur sur sa gamme Extreme
Edition. Ses machines seront équipés de la technologie
Hyperthreading scindant chaque coeur en deux unités
de calculs virtuelles. Le processeur sera donc capable d'exécuter
quatre tâches simultanées par cycle d'horloge.
Initiallement prévu pour mi-2005, les postes clients
multicoeurs d'Intel devance désormais ceux du concurrent
AMD, toujours prévu pour le milieu d'année,
alors que ce dernier avait été le premier a
prendre le tournant de la technologie multi-coeur.
| Les
noyaux double coeur sur le poste client dès le
deuxième trimestre 2005. |
Le concept du double cur fait figure de palier majeur pour
le fondeur en raison des déceptions successives de l'Itanium
et de l'Itanium 2 (lire l'article
du 21/09/2004). Le Montecito doit ainsi répondre à la
percée de son concurrent AMD sur le marché des serveurs avec
son processeur Opteron. Intel a d'ores et déjà annoncé que
ses puces double-cur seraient équipées de sa technologie
de virtualisation Vanderpool, prévue pour 2005 (lire l'article
du 26/01/2005).
En marge de la conférence, Sun dévoilait mercredi 2 février
son planning concernant ses futurs processeurs multi-coeurs,
le Rock, le Niagara première et deuxième versions. Ainsi la
première version du Niagara est planifiée pour le premier
trimestre 2006. Cette puce inclura huit curs sur une même
puce, chacun étant capable d'exécuter quatre tâches différentes.
Ainsi, 32 tâches pourront s'exécuter simultanément par cycle
d'horloge processeur. Dans le cadre de l'établissement d'une
ligne de produit commune, le Niagara de Sun servira de base
au futur processeur Olympus de Fujitsu (lire l'article
du 03/06/2004).
L'Olympus fera office de puce d'entrée de gamme avec un système
double cur, chacun capable d'exécuter deux tâches (threads)
à la fois. Concernant le Rock et le Niagara deuxième version,
Sun anticipe une disponibilité des produits pour 2008. Les
détails techniques des produits doivent être validés cette
année pour réaliser les premiers échantillons de puces courant
2006.
|
Dossier 